(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-19797

(43)公開日 平成6年(1994)1月28日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 12/12

E 7608-5B

審査請求 未請求 請求項の数3(全10頁)

(21)出願番号

特願平5-123090

(22)出願日

平成5年(1993)4月28日

(31)優先権主張番号 875, 357

(32)優先日

1992年4月29日

(33)優先権主張国

米国 (US)

(71)出願人 591064003

サン・マイクロシステムズ・インコーポレ

ーテッド

SUN MICROSYSTEMS, IN

CORPORATED

アメリカ合衆国 94043 カリフォルニア

州・マウンテンピュー・ガルシア アヴェ

ニュウ・2550

(72)発明者 アダム・マラミイ

アメリカ合衆国 01890 マサチューセッ

ツ州・ウィンチェスター・ワイルドウッド

ストリート・39

(74)代理人 弁理士 山川 政樹


最終頁に続く


(54) 【発明の名称】 キャッシュ内の記憶されている行を保護する装置及び方法


(57)【要約】

【目的】 主メモリと、より高速のキャッシュメモリと を有するメモリシステムにおいて、ロッキング機能を伴 うキャッシュメモリ置換え方式を提供する。

【構成】 タグテーブル中に、キャッシュのそれぞれの 行と関連するロッキングビットが供給される。それらの ロッキングビットは実行中のアプリケーションプログラ ム/プロセスによりセット、リセットされるのが好まし く、置換えるべきキャッシュの行を確定するために、キ ャッシュ制御装置によりキャッシュ置換えピットと関連 して利用される。ロッキングピットは、プロセスがロッ クビットをリセットする時点までキャッシュ内のデータ の行を「ロック」する。プロセスがロックビットの状態 を制御するように規定することにより、いくつかのメモ リ記憶場所の使用頻度に関してプロセスが含んでいる知 能と知識を利用して、さらに効率良いキャッシュを提供 できる。







【特許請求の顧用】

【請求項1】 中央処理装置 (CPU) を含むマスター 装置と、主メモリ及びより高速のキャッシュメモリから 構成されるメモリシステムとを具備し、メモリに対して アクセスの要求を発行したマスター装置によって高速ア クセスできるように主メモリの行のサブセットがキャッ シュメモリに記憶されるようなコンピュータシステムに あって、キャッシュメモリの主メモリから選択された行 を保護する装置において、

ャッシュからの行を供給することによりメモリに対する アクセスを実行するか否かを判定するために比較される 複数のタグピットと、少なくとも1つのロックビットと をキャッシュの行ごとに、含むタグテーブルと;タグテ ープルに含まれているキャッシュの行ごとのロックピッ トの状態を制御する手段と:キャッシュに記憶されてい る1つのメモリ行を異なるメモリ行と置換えるが、タグ テーブルにおける対応するロックピットがセットされて いる場合には、メモリ行を置換えるのを禁止される置換 え手段とを具備し、

タグテーブル中の対応するロックビットをセットするこ とにより、キャッシュ置換えアルゴリズムとは無関係 に、キャッシュに記憶されているメモリ行はキャッシュ 内で保護される装置。

【請求項2】 中央処理装置 (CPU) を含むマスター 装置と、主メモリ、より高速のキャッシュメモリ及びキ ャッシュメモリと関連するタグテーブルから構成される メモリシステムとを具備し、メモリに対するアクセスの 要求を発行したマスター装置によって高速アクセスでき に記憶されるコンピュータシステムで、かつ前記タグテ ーブルは複数のタグビットを含み、前記タグビットはキ ャッシュに記憶されている主メモリの行を識別し、その タグビットが、キャッシュからの行を供給することによ りメモリに対するアクセスを実行するか否かを判定する ために比較されるようなコンピュータシステムでキャッ シュメモリの主メモリが選択された行を保護する方法に

タグテーブル中のキャッシュのそれぞれの行と関連する 少なくとも1つのロックビットを提供する過程と;タグ 40 主メモリが応答するまで、プロセッサは待機せざるをえ テーブルに含まれているキャッシュの行ごとのロックビ ットの状態を制御する過程と:セットされている関連ロ ックビットを有するキャッシュの行は置換えられないよ うに、キャッシュに記憶されている1つのメモリ行を異 なるメモリ行と置換える過程とから成り、

タグテーブル中の対応するロックビットをセットするこ とにより、キャッシュ置換えアルゴリズムとは無関係 に、キャッシュに記憶されているメモリ行はキャッシュ 内で保護されるような方法。

【請求項3】 中央処理装置(CPU)を含むマスター 50 キャッシュメモリから検索し、実行を再開する。キャッ

装置と、主メモリ及びより高速のキャッシュメモリから 構成されるメモリシステムとを具備し、メモリに対する アクセスの要求を発行したマスター装置によって高速ア クセスするために主メモリの行のサブセットがキャッシ ュメモリに記憶されるようなコンピュータシステムのキ ャッシュメモリで主メモリの選択された行を保護する装 置において、

キャッシュに配憶されている主メモリの行を識別し、キ ャッシュからの行を供給することによりメモリに対する キャッシュに記憶されている主メモリの行を識別し、キ 10 アクセスを実行するか否かを判定するために比較される 複数のタグピットと、少なくとも1つの置換えピット と、少なくとも1つのロックピットとをキャッシュの行 ごとに含むタグテーブルと;タグテーブルに含まれてい るロックピットをセット/リセットするための指令を発 行するオペレーティングシステムと;キャッシュに記憶 されている1つのメモリ行を異なるメモリ行と置換える ための置換えアルゴリズムを実行し且つタグテーブルを 更新するが、タグテーブル中の対応するロックピットが セットされている場合には、キャッシュ内のメモリ行を 20 置換えることを禁止するキャッシュ及びタグテーブルの 内容を制御するキャッシュ制御装置とを具備し、

> タグテーブル中の対応するロックピットをセットするこ とにより、キャッシュ置換えアルゴリズムとは無関係 に、キャッシュに記憶されているメモリ行がキャッシュ 内で保護される装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、コンピュータのキャッ シュメモリ装置の分野に関する。さらに詳細には、本発 るように主メモリの行のサブセットがキャッシュメモリ 30 明は、プログラムがキャッシュにとどまるべきメモリの ページ又はプロックを指定できるようにデータをキャッ シュメモリに「ロックする」方法及び装置に関する。

> 【従来の技術】コンピュータプロセッサのスループット を向上させるための単純な方法は、プロセッサを駆動す るクロックの周波数を増加させるというものである。と ころが、プロセッサのクロック周波数が増すと、プロセ ッサはプロセッサの要求に主メモリが応答しうる速度を 上回る速度で動作し始めてしまう場合がある。従って、 ないことがある。この主メモリ待ち時間を緩和するため

> 【0003】キャッシュメモリとは、プロセッサに密接 して結合する小容量の高速メモリである。キャッシュメ モリは主メモリの記憶場所のサブセットを複製するため に使用される。プロセッサがメモリのデータを必要とし たときには、プロセッサは、まず、高速キャッシュメモ リを探索する。キャッシュメモリの中でそのデータが見 つかれば(「ヒット」として知られている)、データを

に、キャッシュメモリが構築されたのである。

シュメモリでデータを見つけられない(「ミス」として 知られている)場合には、プロセッサは続いてより低速 の主メモリを探索する。

【0004】たとえば、特定のプログラムが主メモリの 特定のデータテーブルを頻繁に参照する場合、そのデー タテーブルのコピーを高速キャッシュメモリに導入する ことが望ましいであろう。データテーブルのコピーをキ ャッシュメモリに保持しておけば、プロセッサがそのデ ータテーブルに含まれるデータを要求するたびに、その データは迅速に検索される。

【0005】通常、キャッシュメモリは主メモリの小形 のサブセットのみを記憶している。キャッシュメモリの 記憶場所を充填するたびに、キャッシュメモリは現在記 憶されているデータの一部を廃棄しなければならない。 多くの場合に、将来、どのキャッシュメモリ記憶場所が 必要になるかはわかっていないので、どのキャッシュメ モリ記憶場所を廃棄すべきかを確定するのは難しいタス クである。主メモリのどの記憶場所を高速キャッシュメ モリで複製するかを判定するのを助けるために、様々な ヒューリスティックが開発されている。

【0006】図1を参照すると、従来のキャッシュメモ リシステムの高レベルプロック線図が示されている。主 メモリ10と、キャッシュメモリシステム12と、プロ セッサ14はパス16に結合している。プロセッサはメ モリ要求をキャッシュメモリシステム12へ発行する。 キャッシュメモリ15で情報を利用可能であれば、要求 された情報を専用回線18を介して直ちにプロセッサ1 4へ送り出す。情報がキャッシュメモリ15に記憶され ていない場合には、要求を低速の主メモリ10へ送り、 サ14へ送る。

【0007】物理主メモリアドレスをキャッシュメモリ の記憶場所にマッピングする方法は数多くある。それら の方法の中には、フルアソシエイティブ方式、直接マッ ピング方式及びセットアソシエイティブ方式がある。フ ルアソシエイティブキャッシュシステムでは、主メモリ のいずれかのプロックをいずれかのキャッシュメモリ行 で表示することができる。直接マッピング方式のシステ ムにおいては、主メモリの各プロックを唯一つの特定の キャッシュメモリ記憶場所で表示することができる。セ 40 来に再びアクセスされる確率は高いということを仮定す ットアソシエイティブシステムでは、主メモリの各プロ ックを同一のセット番号を有するキャッシュメモリ行に 導入することのみ可能である。 キャッシュメモリマッピ ングシステムの詳細については、Hennessy, P atterson O Cmputer Archite cture: A Quantitative Appr oach) (Morgan Kaufman Pres s, 1990年刊) の408~410ページを参照。

【0008】キャッシュメモリの動作を制御するため

制御論理が設けられている。キャッシュ制御装置の中に は1つのテーブルがある。TAGテーブルは、主メモリ の物理アドレスをキャッシュメモリセット及び行アドレ スにマッピングするために使用する情報を記憶するため に使用される。詳細にいえば、TAGテープルはキャッ シュメモリ行ごとのプロックアドレスと関連制御ビット を記憶しているということになる。プロックアドレス は、キャッシュメモリ行で現在表示されている物理主メ モリブロックアドレスを表わす。制御ビットは、キャッ 10 シュメモリ行が有効データを有するか否かなどの情報を 記憶している。加えて、テーブルはキャッシュ置換えア ルゴリズムを実現するために利用するデータを記憶して いる。データテーブルはキャッシュメモリの編成に一致 するように分割されている。

【0009】1つのキャッシュメモリセットの中の全て の行が一杯になり、新たなメモリのプロックをキャッシ ュメモリに導入すべきである場合には、キャッシュ制御 装置はキャッシュメモリの一部の内容を廃棄して、それ を主メモリからの新たなデータと置換えなければならな 20 い。廃棄するキャッシュメモリ行の内容は近い将来に必 要とされないものであるのが好ましい。ところが、キャ ッシュ制御装置はどのキャッシュメモリ行を廃棄すべき かを予測することしかできない。先に簡単に述べた通 り、できる限り効率良く予測するために、いくつかのキ ャッシュ置換えヒューリスティックが開発されている。 現在使用されているキャッシュ置換えヒューリスティッ クはラウンドロビン、ランダム、最低使用頻度 (LR U)、疑似最低使用頻度などである。これらのヒューリ スティックは、キャッシュメモリの過去の性能のみを見 主メモリは要求された情報をパス16を介してプロセッ 30 ることにより、どのキャッシュメモリ記憶場所を置換え るべきかを確定する。

> 【0010】ラウンドロビン置換えヒューリスティック は単純にキャッシュメモリ行を逐次順に置換えてゆく。 最後のキャッシュメモリ行に到達すると、制御装置は第 1のキャッシュメモリ行に戻って始める。

【0011】最低使用頻度 (LRU) 置換え方式はキャ ッシュ制御装置にさらに高い知能を要求する。LRUヒ ューリスティックにおいては、最近の時点でキャッシュ メモリの1つの行をアクセスした場合、その行が近い将 る。この仮定に基づけば、「最も遠い時点で使用され た」キャッシュメモリ行をキャッシュ制御装置により置 換えるべきであるということになる。 LRUヒューリス ティックを実現するために、キャッシュメモリのそれぞ れの行で「ヒット」が起こるたびに、キャッシュ制御装 置はタイムカウンタによってそのキャッシュメモリ行を マークしなければならない。キャッシュ制御装置がキャ ッシュメモリ行を置換えることを強いられると、キャッ シュ制御装置はそのキャッシュメモリ行を最も古いタイ に、キャッシュ制御装置(図1の17)と呼ばれる専用 50 ムカウンタ値と置換える。このようにして、「最も遠い

時点で使用された」キャッシュメモリ行を置換える。

【0012】 LRUヒューリスティックは相対的に効率 が良いが、欠点もある。LRU置換え方式に関わる1つ の問題は、この方式が貴重な高速キャッシュメモリを浪 費することである。キャッシュヒットが起こるたびに、 キャッシュ制御装置はそのキャッシュメモリ行と関連す る記憶場所にタイムカウンタ値を導入しなければならな い。LRU置換え方式に関わるもう1つの問題は、実現 に際して複雑な論理を要求することである。置換えを実 行しなければならないときには、キャッシュ制御装置は 10 全てのキャッシュメモリ行のタイムカウンタ値を比較し なければならず、この手続きで貴重な時間を浪費してし まう。これらの要因が取込まれると、LRU方式の効率 は幾分か低下する。

【0013】疑似最低使用頻度 (PLRU) 置換え方式 は、それほど複雑な論理を必要とせず且つ実現に際して ごく高速のキャッシュメモリを要求しないという点を除 いて、LRU置換え方式にやや似ている。しかしなが ら、PLRU方式は動作をスピードアップするために手 キャッシュメモリ記憶場所が置換える記憶場所であると は限らない。PLRU置換え方式においては、各キャッ シュメモリ行に、TAGテーブルに記憶されるMRU (すなわち、最高使用頻度) ピットを割当てる。キャッ シュメモリ行ごとのMRUピットは、そのキャッシュメ モリ行で「ヒット」が起こるたびに「1」にセットされ る。すなわち、MRUピットの「1」は、そのキャッシ ュメモリ行が最近の時点で使用されたことを指示する。 キャッシュ制御装置が1つのキャッシュメモリ行を置換 えることを強いられたときには、キャッシュ制御装置は 30 キャッシュメモリ行ごとにMRUビットを「O」を求め て検査する。ある特定のキャッシュメモリ行のMRUビ ットが「1」にセットされていれば、そのキャッシュメー モリ行は最近の時点で使用された行であるので、キャッ シュ制御装置はそのキャッシュメモリ行を置換えない。 キャッシュ制御装置が「O」にセットされているMRU ピットを伴うメモリ行を見出すと、そのメモリ行が置換 えられることになり、そのキャッシュメモリ行と関連す るMRUピットを「1」にセットすることになる。

【0014】全てのキャッシュメモリ行が「1」にセッ 40 トされた場合に、問題が起こるおそれが生じるであろ う。この事態が起こると、全ての行は置換えのために利 用できなくなるので、そこでデッドロックを発生させ る。この種のデッドロックを阻止するために、オーバフ ロー状況が起こりうると検出されたときには、アクセス 中のMRUピットを除いてTAGの全MRUピットをク リアする。キャッシュがセットアソシエイティブである 場合には、オーパフロー状況が起こりうると検出された とき、そのセットの全てのMRUビットは「1」にセッ

そのセットに関わるTAGアレイ中の全MRUビットを クリアする。

【0015】PLRU方式は1つの例を利用することに より最もわかりやすく説明される。図2を参照すると、 4つのキャッシュ行を利用できるキャッシュ環境におけ るPLRU置換え方式の1例が示されている。ステップ 1では、近い時点でどのキャッシュ行も使用されておら ず、全てのキャッシュ行を自在に置換えられることを指 示するように、全てのMRUビットをクリアする。ステ ップ2では、行3のデータについてキャッシュヒットが 起こる。キャッシュ制御装置は行3に関わるMRUピッ トを「1」にセットさせ、行3のデータが近い時点で使 用されたことを指示する。キャッシュ行0、1及び2は 依然として利用可能である。 ステップ3では、行1のデ ータについてキャッシュヒットが起こる。 キャッシュ制 御装置は行1に関わるMRUピットを「1」にセットさ せ、行1のデータが近い時点で使用されたことを指示す る。ステップ4では、行0のデータについてキャッシュ ヒットが起こる。キャッシュ制御装置は同様に行0に関 っ取り早い方法を採用するので、使用頻度が最低である 20 わるMRUピットを「1」にセットさせ、行0のデータ が近い時点で使用されたことを指示する。その時点で、 近い時点で使用されたとマークされていないキャッシュ 行は行2のみである。ステップ5では、行2のデータに ついてキャッシュヒットが起こる。行2に関わるMRU ピットが「1」にセットされれば、全てのMRUピット は「1」にセットされ、(1111)、置換えのために 利用できるキャッシュ行はなくなってしまうであろう。 これがキャッシュデッドロックのケースであると考えら れる。そのようにする代わりに、キャッシュ制御装置は 全てのMRUピットをクリアさせ、行2に関わるMRU ビットを「1」にセットする。その時点で、置換えのた めに利用できる行は行0.1及び3である。全MRUビ ットのクリアという動作の結果、キャッシュの履歴の一 部は失われるが、キャッシュのデッドロックを回避する ためには、この動作は必要である。その後、キャッシュ 動作は以前と同様に続いてゆく。

【0016】ところが、キャッシュメモリの将来の利用 状況に関わる情報が幾分かでもわかれば、上述のヒュー リスティックを改善することができるのである。たとえ ば、近い将来、ある1つのキャッシュメモリ記憶場所が 使用されるということがわかれば、そのキャッシュメモ リ記憶場所を置換えないでおくのが最良であろう。先に 挙げた例では、プログラムはデータテーブル中のデータ を繰返しアクセスするであろうということがわかってい た。その場合、データテーブルをキャッシュメモリに導 入すると、そのキャッシュメモリ記憶場所を置換えるこ とができないように、そのキャッシュメモリ記憶場所を 「ロック」可能とすることが有利であろう。これを実行 したならば、プログラムがその後にデータテーブルから トされているので、アクセス中のMRUビットを除いて 50 情報を要求するたびに、そのデータは常にキャッシュメ

モリで見つかるであろう。従って、データテーブル中の データは、低速の主メモリから検索する必要なく、キャ ッシュメモリから迅速に取出されるであろう。

[0017]

【発明が解決しようとする課題】従って、本発明の目的 は、キャッシュメモリが一杯になったときにキャッシュ メモリ記憶場所を置換える効率良い方法を提供すること である。本発明の別の目的は、プログラムにいくつかの キャッシュメモリ記憶場所を、それらの記憶場所が置換 えられないようにキャッシュメモリをロックさせる方法 10 及び装置を提供することである。本発明の別の目的は、 ユーザーに全てのキャッシュメモリ記憶場所をロックさ せないことにより、ユーザーがキャッシュメモリの「デ ッドロック」を発生させるのを阻止することである。 [0018]

【課題を解決するための手段】上記の目的及びその他の 目的は、本発明の独自の方法と装置により達成される。 本発明の方法及び装置は、ロッキングビットを利用する キャッシュメモリ置換え方式から成る。それらのロッキ ングビットは実行中のアプリケーションプログラム/ブ 20 ロセスによりセット、リセットされるのが好ましく、キ ャッシュ制御装置により、置換えるべきキャッシュの行 を確定するためにキャッシュ置換えビットと関連して利 用される。ロッキングピットは、プロセスがロックピッ トをリセットする時点まで、キャッシュ中のデータの行 を「ロック」する。プロセスがロックピットの状態を制 御すると規定するならば、いくつかの記憶場所の使用頻 度に関してプロセスが含んでいる知能と知識を利用し て、さらに効率の良いキャッシュを提供することができ る。本発明の目的、特徴及び利点は以下の詳細な説明か 30 ら当業者には明白になるであろう。

[0019]

【実施例】最低使用頻度置換えアルゴリズムを実現する キャッシュに、キャッシュ内のいくつかのメモリ記憶場 所をロックする能力を与える。キャッシュのメモリ記憶 場所がロックされると、その場所に記憶されている情報 は、ロックが解除され、キャッシュ置換えアルゴリズム がキャッシュのその行を置換えるべきであると判定する までキャッシュ内にとどまる。

【0020】タグテーブルには、追加ピットとして、キ 40 ャッシュメモリのそれぞれの行と関連するロックピット が含まれている。その特定のキャッシュメモリ記憶場所 をアクセスするプロセスによって、このピットをセット できるのが好ましい。利点は、知能が追加され且つキャ ッシュをアクセスしているアプリケーションプログラム 又はプロセスにより既存の知識が与えられていることで ある。アプリケーションプログラムは、プログラム実行 中のいくつかの変数又はメモリのアクセスの頻度に関す る既存の知識を有する。この知識は、置換えアルゴリズ ムを実現するキャッシュ制御装置には容易には明らかに 50 りのセット1でのみ複製可能である。

ならない。従って、キャッシュ制御装置、あるいはキャ ッシュ置換えアルゴリズムの複雑さを過度に増さずに、 キャッシュ置換えアルゴリズムの知能の向上が得られ る。

【0021】以下の説明中、本発明を完全に理解させる ために、特定の用語を挙げるが、本発明を実施するに際 してそれらの特定の詳細な事項が要求されないことは当 業者には明白であろう。また、場合によっては、本発明 を無用にわかりにくくしないために、周知の回路や装置 をプロック線図の形で示すことがある。特定すれば、本 発明はセットアソシエイティブマッピングシステムと、 疑似最低使用頻度置換えアルゴリズムとを使用して実現 されている。しかしながら、当業者には明白であるよう に、本発明のキャッシュシステムはセットアソシエイテ ィブマッピングを伴うキャッシュメモリシステム又は疑 似最低使用頻度置換えアルゴリズムには限定されない。 図3を参照すると、セットアソシエイティブキャッシュ メモリの1例のプロック線図が示されている。図示した 例のセットアソシエイティブキャッシュメモリシステム では、キャッシュメモリ「セット」は64あり、それぞ れのセットに0~63のラベルが付されている。キャッ シュメモリの各セットはキャッシュメモリの4つの 「行」を含む。各セットのキャッシュメモリのそれぞれ の行には0~3のラベルが付されている。それぞれのキ ャッシュメモリ行は主メモリの1つの「プロック」全体 を記憶することができる。

【0022】キャッシュメモリと同様に、主メモリも多 数のセットに分割されている。主メモリが分割されるセ ットの数はキャッシュメモリ中のセットの数と等しい。 たとえば、図3に示すように、主メモリは64のセット に分割されている。主メモリはプロックアドレスの上位 ピットに従って分割される。すなわち、初めのn個のプ ロックはセットOに属し、次のn個のプロックはセット 1に属する。続くプロックも同様である。0で終わる全 てのプロックアドレスがセット0に属し、1で終わる全 てのプロックアドレスはセット1に属するように、プロ ックアドレスの下位ビットを使用しても全く同じように 容易にセットを分割できるであろうということは明白で ある。たとえば、セット0はプロック0, N, 2N, · ・・, 61N, 62N, 63Nを含み、セット1はプロ $y \neq 1$, N+1, 2N+1, · · · , 61N+1, 62 N+1,63N+1を含むということになる。

【0023】主メモリのセットはキャッシュメモリのセ ットより相当に大きい。主メモリの各セットは多数のメ モリブロックにさらに分割されている。主メモリの各プ ロックは同一のセット番号をもつキャッシュメモリのセ ットでのみ複製可能である。例を挙げると、セット0の プロック3はキャッシュメモリのセット0でのみ複製可 能であり、セット1のプロックn+1はキャッシュメモ

10

【0024】先に述べた通り、キャッシュメモリの各セ ットはキャッシュメモリの多数の「行」から構成されて いる。キャッシュメモリの「行」のサイズは主メモリの 「プロック」と等しく、主メモリのプロックの複製を記 憶するために使用される。本質的には、「行」はキャッ シュメモリにのみあり、プロックは主メモリにのみある という点を除いて、キャッシュメモリの行と主メモリの プロックとは同じである。

【0025】本発明のキャッシュシステムのロッキング メカニズムの概念を図4を参照して説明する。図4 a 10 式を実現するために使用される。 は、最も近い時点でアクセスされたアドレスのメモリ内 容を記憶するキャッシュ300を示す。キャッシュ制御 装置310はキャッシュ300に対するアクセスを制御 し、キャッシュを更新するために、キャッシュ置換えア ルゴリズムを実行する。 タグテーブル315はメモリに 関する情報、すなわち、キャッシュに記憶されているデ ータのタグアドレスと、制御ビットとを含む。 図4 bを 参照すると、タグテーブルのエントリの1例が示されて いる。キャッシュの行ごとに、1つのタグテーブルエン トリが設けられている。アドレス325及び制御ピット 20 330に加えて、各エントリに、その特定の行でキャッ シュがアクセスされたときにセットされるビットMRU 335が与えられている。キャッシュ制御装置が実行す る置換えアルゴリズムで、これを利用するのである。さ らに、キャッシュの行が置換えられるのを阻止するため のロックビット340がある。このロックビットはキャ ッシュをアクセスするプロセッサプログラムによりセッ ト可能であり、また、同様に、その情報に対する繰返し アクセスが不要になり、キャッシュの行を置換えられる ようになったときに、そのプログラムによりセット可能 30 である。図4 c は、概念をどのように実現するかを目で 見てわかるように示している。キャッシュ制御装置がキ ャッシュの行を置換えることを要求されると、キャッシ ュ制御装置はMRUを読取り且つデータをロックするた めにタグテーブルをアクセスする。そこで、ロックデー タとMRUデータとを論理的に論理和演算して、キャッ シュのその特定の行を置換えることができるか否かを示 す置換えピットを得る。この論理和演算機能はキャッシ ュ制御装置自体により実行されても良いし、あるいは、 外部論理により実行されても良い。論理和演算機能の結 40 果は合成マスクとして知られている。合成マスクの中の 得られた置換えピットがセットされていれば、キャッシ ュの行は異なるメモリ記憶場所による置換えのために除 去されない。従って、MRUビットの値にかかわらず、 データをキャッシュに確実に維持しておくために、ロッ クピットをセットすることができる。

【0026】年 月 日に出願された名称「Cache Set Tag Array」による同時係属米国特 許出願第 号に記載してある通り、タグテーブルは い。このことを図5に示す。第1のテーブルPTAG4 00はアドレス情報と、制御ピットとを含む。アドレス は、キャッシュメモリ行で現在表示されている物理主メ モリプロックアドレスである。制御ピットは、キャッシ ュメモリ行が有効データを含んでいるか否かを指示する 有効ピットを含む。加えて、第2のテープルSTAG4 10も設けられている。STAGはキャッシュメモリの 行ごとのMRUビットと、ロックピットとを含む。先に 述べた通り、MRUピットは疑似最低使用頻度置換え方

【0027】全ての行に関わる全ての合成ピットがセッ トされ、キャッシュデッドロックが起こるような状態に 合成マスクが陥ることが決してないよう保証するため に、キャッシュ制御装置は合成マスクの状態を監視す る。加えて、全てのキャッシュメモリ行がユーザーによ りロックされるのを阻止するために、セット状態のロッ クピットの数を監視すると共に、所定数のロックピット がセットされていた場合にアプリケーションプログラム による追加のロック要求を抑止するためのメカニズムが 設けられている。メカニズムはキャッシュ制御装置、ブ ログラム/プロセス又はコンパイラに設けられれば良 い。あるいは、全てのキャッシュ行のロックを回避する ために、ロックビットが決してセットされないようにキ ャッシュメモリ行0を制御するのが好ましい。これによ り、問題を単純に且つオーバヘッドも少なく解決でき、 プログラマーの誤りに起因するデッドロックは回避され

【0028】図6を参照すると、本発明の置換え方式の 利用例が挙げられている。ステップ1の初期開始点で は、全てのMRUビットとロックビットをクリアする。 ステップ2では、行3のデータについてキャッシュヒッ トが起こる。キャッシュ制御装置はキャッシュメモリ行 3に関わるMRUビットを、行3のデータが近い時点で 使用されたことを指示する「1」にセットさせる。キャ ッシュ行0,1及び2は依然として利用可能である。次 のステップ3では、ユーザープログラムは行2にあるデ ータをロックする。そこで、キャッシュ制御装置はキャ ッシュメモリ行2に関わるロックビットを、行2のデー 夕がその時点でキャッシュにロックされることを指示す る「1」にセットする。MRUピットとロックビットの 「論理和」演算により作成される合成マスクは「110 0」であり、キャッシュ行0及び1は依然として利用可 能であることを指示する。ステップ4では、行2のデー 夕についてヒットが起こる。キャッシュ制御装置はキャ ッシュメモリ行2に関わるMRUピットを「1」にセッ トさせて、行2のデータが近い時点で使用されたことを 指示する。この合成マスクは「1100」のままであ り、キャッシュ行0及び1は依然として利用可能である ことがわかる。ステップ5では、行0にあるデータにつ 2つの別個のタグテーブルとして実現されるのが好まし 50 いてヒットが起こる。キャッシュ制御装置はキャッシュ

12

メモリ行0に関わるMRUビットを「1」にセットさせて、行0のデータが近い時点で使用されたことを指示する。この結果得られる合成マスクは「1101」であり、置換えのために利用可能のままであるのは行1のみであることがわかる。

【0029】ステップ6では、行1のデータについてヒ ットが起こる。キャッシュ制御装置がMRUビットを 「1」にセットさせると、合成マスクは「1111」に なってしまうであろう。その代わりに、キャッシュ制御 装置はMRUピットをリセットさせ且つキャッシュメモ 10 リ行1に関わるMRUピットを「1」にセットさせて、 行1のデータが近い時点で使用されたことを指示する。 行2に関わるロックピットはセット状態のままであるの で、その結果得られる合成マスクは「0110」にな る。ステップ7では、ユーザープログラムは行3のデー タをロックするための命令を実行する。 キャッシュ制御 装置は行3に関わるロックピットを「1」にセットさせ ることによりこの命令を実行する。ステップ8では、行 0についてキャッシュヒットが起こる。「1111」の 合成マスクが形成されるのを阻止するために、キャッシ 20 ユ制御装置はMRUピットを再度クリアしなければなら ない。ステップ9では、キャッシュメモリ行1をロック する。そこで、ロックできる全てのキャッシュメモリ行 がロックされたことになる。 キャッシュメモリのデッド ロックを阻止するため、システムはMRUピットをクリ アする。キャッシュメモリ行1~3の全てがロックされ たとき、置換えのために利用可能なキャッシュメモリ行 は行0のみである。ステップ10では、行0についてヒ ットが起きる。合成マスクがキャッシュメモリのデッド ロックを引起こす「1111」になってしまうので、行 30 0 に関わるMRUピットがキャッシュ制御装置によりセ ットされることはない。

【0030】ステップ11では、行1についてキャッシュヒットが起こる。行1に関わるMRUピットは、その行が近い時点で使用されたことを指示する「1」にセットされる。依然として、利用可能なキャッシュメモリ行は行0のみである。ステップ12では、行2のロックを解除することにより、キャッシュメモリ行2を最終的にロック解除する。そこで、合成マスクは「1010」になるので、置換えのために行0及び2を利用できるようのなったことになる。ステップ13では、行0についてヒットが起こって、行0に関わるMRUピットは「1」にセットされる。ステップ10とは異なり、他の行はロック解除されているので、行0のMRUピットをセットしても、デッドロックは起こらない。

【0031】先に述べた通り、本発明のキャッシュシステムにおいてロッキングメカニズムを利用することにより得られるきわ立った利点は、キャッシュ置換えプロセスにさらに知能が追加されることである。ロックビットはアプリケーションプロセスによりセットされるので、

キャッシュ制御装置レベルで知識を得ようとするために要求される知能は削除される。いくつかのキャッシュメモリ行をロックする要求を実行する方法の1つは、アブリケーションプログラムがそのような要求を所定の指令又はサブルーチン呼出しの形態でアブリケーションプログラムの中にプログラミングするというものである。プログラムの実行中に、あるいくつかの変数又はメモリ記憶場所を頻繁にアクセスすべきであるということがプログラマーにわかっていれば、第1回のアクセスの後、対応するロックビットをセットするために、特殊な指令を発行しても良い。このプログラムをコンパイルするコンパイラは指令要求を認識し、指令を実行するための適正なコードを提供する。

【0032】本発明の中で挙げるようなロッキングを制御するために、オペレーティングシステムルーチン、何らかのデータペース又はウィンドウシステムルーチンなどのシステムプログラムを使用しても良い。システムプログラムで実行されるロッキングは、アプリケーションプログラムが使用するいくつかのキーとなる機能の性能を向上させる。たとえば、図形パッケージを作成しているプログラマーであれば、オペレーティングシステムの図形ライブラリにより提供される効率良い線描出機能を使用するであろう。この機能をキャッシュにロックしたならば、図形パッケージの実行速度を間接的に増すことができる。

【0033】本発明のロッキングメカニズムは、スーパ ーパイザモードのみで実行するために利用可能な特殊ア センプリ言語命令を介して使用するように設けられてい るのが好ましい。プログラマーを補助するために、行口 ック指令及び行ロック解除指令を提示するシステム呼出 しを容易に書込むことができる。これは非常に強力なメ カニズムであり、知識をもつプログラマーのみがこのメ カニズムを使用すべきである。たとえば、SPARCII (SPARCMSPARC Internationa 1, Inc. の商標である) アーキテクチャでは、ロッ クピットを変更するためにロード/記憶命令を適合させ ることが可能である。ロード/記憶指令を適合させる方 法の1つは、ASI値をロックピットの場所に対応する ように予約するというものである。CPUがその命令を 実行するとき、キャッシュ制御装置はいくつかのロック ピットをロック解除/ロックするためにCPUから指令 を受けとる。キャッシュ制御装置はタグアレイ中の指定 ロックピットをセット/リセットする指令を発行するこ とによって応答する。ロード/記憶命令の詳細について tt. The SPARC Architecture Manual」第8版の45~49ページ (Pren tiss Hall, 1992年刊) を参照。

【0034】あるいは、対応するロックビットをセット 50 させることにより利益を得ると考えられる頻度の高いメ セスについて自動化解析を実行するインテリジェントコ

ンパイラを設けるのが好ましい。そのようにすれば、ロ ックピットのロッキング、続いてロック解除を実行する

ように、コンパイル済コードに自動的に指令を挿入する

ことができる。この技法によれば、キャッシュであるい

くつかのアクセスをロックすべきか否かの決定がコンパ

イラにより自動的に下され、アプリケーションプログラ

マーをそのような決定の実行から解放すると考えられる

【0035】以上説明したようなロッキング機能を伴う

PLRUを実現するキャッシュシステムでは、普通のP

LRUキャッシュシステムと比べて、キャッシュメモリ

ミスの率は著しく低い。そのように高い効率が得られる

14 【図1】 従来の典型的なキャッシュメモリシステムの高 レベルブロック線図。

【図2】従来の疑似最低使用頻度置換えプロセスの1例 を示す図。

【図3】従来のセットアソシエイティブキャッシュを示 す図。

【図4】本発明のキャッシュシステムの好ましい一実施 例及び採用するロッキングビットを示す図。

【図5】本発明のキャッシュシステムの好ましい実施例 10 で利用するSTAGテーブル及びPTAGテーブルを示 す図。

【図6】ロッキングビットを採用する疑似最低使用頻度 置換えプロセスを示す図。

【符号の説明】

- 300 キャッシュ
- 310 キャッシュ制御装置
- 315 タグテーブル
- 325 アドレス
- 330 制御ビット
- 340 ロックピット


のは、キャッシュ置換えヒューリスティックに「知能」 が追加されているためである。以上、ロッキング機能を 伴う疑似LRU置換え方式によってキャッシュメモリシ ステムを実現する方法及び装置を説明した。本発明の素

子の材料及び配置について、本発明の趣旨から逸脱せず に当業者により変更及び変形を実施しうると考えられ 20 335 MRU る。

【図1】

【図面の簡単な説明】

ので、有利である。



従来の技術


[図2]

PLRU


ステップ	アクション	MRUピット 3210	武慈
1	初期状態	0000	: 村の1,2月が3は 利用可能
2	付るもずクセス	1000	行0.1及ど2は 利用可能
3 .	行しなアクセス	1010	行の及び2は 約用可能
4	行のをマクセス	1011	行2は利用可能。
5	行26 アクモス	0100	行0.1点が3は 利用可能; 板屋炭失
6	13 8 T2 EZ	1100	行のはど1は利用可能


(從未の投价)


【図3】



[図4]







【図5】

				PT	AG	:	<u>400</u>					;	ST.	AG		41	Q
										М	เสบ	Ľ,	3	٥	>7	Ł ,	ት
	17	0	*1	1	村	2	*	₹ 3		0	1	2	3	0	1	2	3
t»10	70,7 7FW	例却ピット	プロック アドレス	制件		おか			0	П							
t ₂ } 1	プロック アドレス	10 to	プロック アドレス	物等という	プロック アドレス	角なり			1								
								_		Ц							Ц
t,163									හ								

【図6】

PLRU + ロッキング

ステップ	アクション	置換えピット 3210	ロックピット 3210	マスク 3210	水態
1		0000	0000	0000	初期条件
2	行3をアクセス	10000	0000	1000	行0,1及び2は 初用可能
3	行2をロック	1000	0100	1100	村0及び1は 利用可能
4	行2をアクセス	1100	0100	1100	行D及び1は 利用可能
5	行0 を アクセス	1101	0100	1101	行 は 利用可能
6	行18アクセス	0010	0100	0110	MRUビットを クリア _, 行 3及び0 は 利用可能
7	行3をロック	0010	1100	1110	行0は利用可能
8	行0を7クセス	0001	1100	1101	MRUピットをクリア。 行1は利用可能
9	行しをロック	0000	1110	1110	MRUピットをクリア, 行0 は利用可能
10	行0を アクセス	0000	1110	1110	行のは利用可能
11	行 も アクセス	0010	1110	1110	行0は利用可能
12	行2をロック解除	0010	1010	1010	行0及び2は 利用可能
13	行0をアクセス	0011	1010	1011	行2は利用可能

フロントページの続き

(72)発明者 ラジヴ・エヌ・パテル

アメリカ合衆国 95148 カリフォルニア 州・サン ホゼ・ホワイトサンド ドライ ブ・3116 (72)発明者 ノーマン・エム・ヘイーズ アメリカ合衆国 94087 カリフォルニア 州・サニーヴェイル・メリマック ドライ ブ・1121